DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat

(c) 2004 EPO. All rts. reserv.

12185611

Basic Patent (No, Kind, Date): JP 6349855 A2 19941222 <No. of Patents: 004>

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB

Author (Inventor): TERAMOTO SATOSHI; CHIYOU KOUYUU; TAKEMURA YASUHIKO

IPC: *H01L-021/336; H01L-029/784; G02F-001/136

CA Abstract No: 123 (04) 045806S

Derwent WPI Acc No: C 95-071879

Language of Document: Japanese

Patent Family:

Patent No	Kind	Date	Applic No Kind	Date		
JP 6349855	A2	19941222	JP 93160258	Α	19930604	(BASIC)
JP 3375681	B2	20030210	JP 93160258	Α	19930604	
US 5627384	Α	19970506	US 636820	A	19960423	
US 5897344	A	19990427	US 779114	Α	19970106	

Priority Data (No, Kind, Date):

JP 93160258 A 19930604

US 636820 A 19960423

US 252197 B1 19940601

US 779114 A 19970106

US 462772 B1 19950605

US 252197 B3 19940601

DIALOG(R) File 347: JAP10

(c) 2004 JPO & JAPIO. All rts. reserv.

04677955 **!mage available**
SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PUB. NO.: 06-349855 [JP 6349855 A]

PUBLISHED: December 22, 1994 (19941222)

INVENTOR(s): TERAMOTO SATOSHI

CHIYOU KOUYUU

TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.: 05-160258 [JP 93160258]

FILED: June 04, 1993 (19930604)

INTL CLASS: [5] H01L-021/336; H01L-029/784; G02F-001/136

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD: ROO4 (PLASMA); RO11 (LIQUID CRYSTALS); RO96 (ELECTRONIC

MATERIALS -- Glass Conductors)

ABSTRACT

PURPOSE: To accurately form a contact hole in source/drain regions in a location close to a channel forming region by a method wherein substantially triangular insulated matter closely connected to an insulation layer in a gate electrode side surface is provided, whereby a contact location for the source/drain regions is specified.

CONSTITUTION: Substantially triangular insulated matter 22 closely connected to an insulation layer 16 in a gate electrode 15 side surface is provided, whereby a contact location for the source/drain regions 17, 19 is specified. For example, an Al film formed by a sputter method is patterned to form the gate electrode 15 and the surface is anode-oxidized to form the oxide layer 16. Next, impurities are doped onto a crystalline silicon film 13 by an ion implantation method and the source/drain regions 17, 19 are self-adjustably formed to form a silicon oxide film 20 by a sputter method.

Next, anisotropic dry-etching is performed to leave the silicon oxide 22 formed in substantially a triangular form.

(19)日本国特許庁(JP)

(12)特 許 公 報_(B2)

(11)特許番号

特許第3375681号

(P3375681)

(45)発行日 平成15年2月10日(2003.2.10)

(24)登録日 平成14年11月29日(2002.11.29)

(51) Int. Cl. 7

識別記号

FΙ

H01L 21/336

G02F 1/1368

G02F 1/1368 H01L 29/786

H01L 29/78

617 Α

617 J

> 請求項の数13 (全10頁)

(21)出願番号

特願平5-160258

(73)特許権者 000153878

株式会社半導体エネルギー研究所

(22)出願日

審査請求日

平成5年6月4日(1993.6.4)

(72)発明者 寺本 聡

神奈川県厚木市長谷398番地 株式会社

半導体エネルギー研究所内

神奈川県厚木市長谷398番地

(65)公開番号 特開平6-349855 (43)公開日

平成.6年12月22日(1994.12.22) 平成11年8月31日(1999.8.31)

(72)発明者 張 宏勇

神奈川県厚木市長谷398番地 株式会社

半導体エネルギー研究所内

竹村 保彦 (72)発明者

神奈川県厚木市長谷398番地 株式会社

半導体エネルギー研究所内

河本 充雄 審査官

最終頁に続く

(54)【発明の名称】半導体装置の作製方法

(57)【特許請求の範囲】

【請求項1】 絶縁表面を有する基板上に半導体膜を形 成し、

前記半導体膜上にゲイト絶縁膜を形成し、

前記ゲイト絶縁膜上にゲイト電極を形成し、

前記ゲイト電極の表面を酸化して前記ゲイト電極の少な くとも側面に第1の絶縁膜を形成し、

前記ゲイト電極と前記第1の絶縁膜をマスクとして前記 ゲイト絶縁膜をエッチングして前記半導体膜の一部を露 呈させ、

前記ゲイト電極と前記第1の絶縁膜をマスクとして前記 半導体膜に不純物を注入し、ソース領域、ドレイン領域 及びチャネル形成領域を形成し、

前記半導体膜と前記ゲイト電極を覆って第2の絶縁膜を 形成し、

前記第2の絶縁膜を異方性エッチングして、前記ゲイト 電極の側面に絶縁物を形成すると共に、前記ソース領域 及びドレイン領域を露呈させ、

前記絶縁物と前記ソース領域及び前記ドレイン領域に接 してソース電極及びドレイン電極を形成することを特徴 とする半導体装置の作製方法。

【請求項2】 絶縁表面を有する基板上に半導体膜を形 成し、

前記半導体膜上にゲイト絶縁膜を形成し、

10 前記ゲイト絶縁膜上にゲイト電極を形成し、

前記ゲイト電極の表面を酸化して前記ゲイト電極の少な くとも側面に第1の絶縁膜を形成し、

前記ゲイト電極と前記第1の絶縁膜をマスクとして前記 ゲイト絶縁膜をエッチングして前記半導体膜の一部を露 呈させ、

前記ゲイト電極と前記第1の絶縁膜をマスクとして前記 半導体膜に不純物を注入し、ソース領域、ドレイン領域 及びチャネル形成領域を形成し、

前記半導体膜と前記ゲイト電極を覆って第2の絶縁膜を 形成し、

前記ソース領域及び前記ドレイン領域が露呈するまで前 記第2の絶縁膜を異方性エッチングして、前記ゲイト電 極の側面に絶縁物を形成し、

前記絶縁物と前記ソース領域及び前記ドレイン領域に接 してソース電極及びドレイン電極を形成することを特徴 とする半導体装置の作製方法。

【請求項3】 絶縁表面を有する基板上に半導体膜を形 成し、

前記半導体膜上にゲイト絶縁膜を形成し、

前記ゲイト絶縁膜上にゲイト電極を形成し、

前記ゲイト電極の表面を酸化して前記ゲイト電極の少な くとも側面に第1の絶縁膜を形成し、

前記ゲイト電極と前記第1の絶縁膜をマスクとして前記 ゲイト絶縁膜をエッチングして前記半導体膜の一部を露 呈させ、

前記ゲイト電極と前記第1の絶縁膜をマスクとして前記 半導体膜に不純物を注入し、ソース領域、ドレイン領域 及びチャネル形成領域を形成し、

前記半導体膜と前記ゲイト電極を覆って第2の絶縁膜を 形成し、

前記第2の絶縁膜を異方性エッチングして、前記ゲイト 電極の側面に絶縁物を形成すると共に、前記ソース領域 及びドレイン領域を露呈させ、

前記絶縁物と前記ソース領域及び前記ドレイン領域に接 してソース電極及びドレイン電極を形成する半導体装置 30 の作製方法であって、

前記ソース電極及び前記ドレイン電極は、アルミニウム とクロム又はチタンとが積層されたものであることを特 徴とする半導体装置の作製方法。

【請求項4】 絶縁表面を有する基板上に半導体膜を形 成し、

前記半導体膜上にゲイト絶縁膜を形成し、

前記ゲイト絶縁膜上にゲイト電極を形成し、

前記ゲイト電極の表面を酸化して前記ゲイト電極の少な くとも側面に第1の絶縁膜を形成し、

前記ゲイト電極と前記第1の絶縁膜をマスクとして前記 ゲイト絶縁膜をエッチングして前記半導体膜の一部を露 呈させ、

前記ゲイト電極と前記第1の絶縁膜をマスクとして前記 半導体膜に不純物を注入し、ソース領域、ドレイン領域 及びチャネル形成領域を形成し、

前記半導体膜と前記ゲイト電極を覆って第2の絶縁膜を 形成し、

前記ソース領域及び前記ドレイン領域が露呈するまで前

極の側面に絶縁物を形成し、

前記絶縁物と前記ソース領域及び前記ドレイン領域に接 してソース電極及びドレイン電極を形成する半導体装置 の作製方法であって、

前記ソース電極及び前記ドレイン電極は、アルミニウム とクロム又はチタンとが積層されたものであることを特 徴とする半導体装置の作製方法。

【請求項5】 請求項1乃至4のいずれか一において、 前記ゲイト電極はアルミニウムを主成分とする材料から なることを特徴とする半導体装置の作製方法。

請求項1乃至5のいずれか一において、 【請求項6】 前記第1の絶縁膜は前記ゲイト電極材料の陽極酸化物か らなることを特徴とする半導体装置の作製方法。

【請求項7】 請求項1乃至4のいずれか一において、 前記ゲイト電極は半導体材料を主成分とする材料からな ることを特徴とする半導体装置の作製方法。

【請求項8】 請求項1乃至4のいずれか一において、 前記ゲイト電極は半導体材料を主成分とする材料と金属 材料を主成分とする材料が積層されたものであることを 20 特徴とする半導体装置の作製方法。

請求項1乃至4のいずれかーにおいて、 【請求項9】 前記ゲイト電極はシリサイドを主成分とする材料からな ることを特徴とする半導体装置の作製方法。

【請求項10】 請求項1乃至9のいずれかーにおい て、前記ゲイト電極の側面に形成された第1の絶縁膜の 下の前記半導体膜にはオフセット領域が形成されている ことを特徴とする半導体装置の作製方法。

【請求項11】 請求項1乃至10のいずれか一におい て、前記第2の絶縁膜を異方性エッチングして形成され た絶縁膜のチャネル長方向の幅は200nm~2000 nmであることを特徴とする半導体装置の作製方法。

【請求項12】 請求項1乃至11のいずれか一におい て、前記第2の絶縁膜を異方性エッチングして形成され た絶縁膜の形状は概略三角形状であることを特徴とする 半導体装置の作製方法。

【請求項13】 請求項1乃至12のいずれか一に記載 の方法を用いて作製された半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、TFT(薄膜トラ 40 ンジスタ)の構造、及びその作製方法に関する。さらに そのようなTFTを利用した半導体装置に関する。

[0002]

【従来の技術】従来、アクティブマトリックス型の液晶 -表示装置やイメージセンサ等のガラス基板上に集積化さ れた装置にTFT (薄膜トランジスタ) を利用する構成 が広く知られている。図6に従来のTFTの断面の概略 を示す。図6(A)に示されているのは、ガラス基板上 に設けられた薄膜珪素半導体を用いた絶縁ゲイト型電界 記第2の絶縁膜を異方性エッチングして、前記ゲイト電 50 効果トランジスタ(以下単にTFTという)である。図 20

質(アモルファス)または結晶性(多結晶や微結晶)を

有している。

6 (A) において、61がガラス基板であり、このガラ ス基板61上に下地の酸化珪素膜62(200nm厚程 度)が形成され、さらにその上にソース/ドレイン領域 63、65とチャネル形成領域64とが設けられた珪素 半導体膜により構成される活性層が形成されている。こ の珪素半導体膜は、100nm程度の厚さであり、非晶

【0003】そして活性層上にはゲイト絶縁膜を構成す る酸化珪素膜66が100mm程度の厚さで形成されて 10 いる。そしてゲイト電極67がアルミニウムで形成さ れ、このゲイト電極67の周囲には、アルミの陽極酸化 によって形成された酸化物層68が厚さ200nm程度 の厚さで形成されている。さらに層間絶縁物69が酸化 珪素等で形成され、ソース/ドレイン電極70、71と ゲイト電極67へのコンタクトホール72が形成されて いる。図6(A)において、ゲイト電極67へのコンタ クトホール72は、紙面向う側あるいは手前側(即ちソ ース/ドレイン電極70、71と同一平面上にはない) に存在する。

【0004】図6(A)に示す構造は、アルミニウムの ゲイト電極67の陽極酸化によって形成されたゲイト電 極67周囲の酸化物層68の厚さ73によって、自己整 合的にオフセットゲイト領域を形成できる点が特徴であ る。即ち、酸化物層68を形成した後において、ソース /ドレイン領域を構成するための不純物イオンの注入を 行うことによって、酸化物層68の厚さの分をオフセッ ト領域として形成することができる。

【0005】しかしながら、実際には不純物の拡散があ るので、ソース/ドレイン領域63、65とチャネル形 30 成領域64との境界は、酸化物層68の端部に対応する 所よりチャネル形成側によった部分となる。従って、そ の分を考慮して酸化物層68の厚さを決めなければなら ない。即ち、一般的には所定のオフセットゲイトの長さ より厚く酸化物層68を形成しなければならない。

【0006】また、ソース/ドレイン領域63、65へ のコンタクトホールの形成を行う場合、エッチングし過 ぎると、酸化珪素膜66との界面を中心にコンタクトホ ール周辺部がエッチングされてしまう。すると、70、 71のアルミ電極を形成した場合に、エッチングされた 40 周辺部へアルミが拡散し、時にはチャネル形成領域64 付近へもアルミが拡散してTFTの特性や信頼性を低下 させてしまう。

【0007】一方、ソース/ドレイン領域へのコンタク ト部とチャネル形成領域64との間の距離74が大きい 場合、ソース/ドレイン領域のシート抵抗が問題とな る。この問題を解決するには、74で示される距離を短 くする方法が考えられるが、マスク合わせの精度の問題 であまり短くすることはできない。特に基板としてガラ ス基板を用いた場合には、加熱工程におけるガラス基板 50 の縮みが問題となるので、マスク合わせの問題が重大な 問題となる。例えば、10cm角以上のガラス基板に対 して、600度程度の熱処理を加えると、数μm程度は 簡単に縮んでしまう。従って、74で示される距離は2 0μm程度としてマージンをとっているのが現状であ

6

【0008】さらにまた、前述のソース/ドレイン領域 へのコンタクトホールの形成におけるオーバーエッチン グの問題を考えると、74で示される距離を無闇に短く することはできない。以上述べたように、従来のTFT においては、

(1) ソース/ドレイン領域へのコンタクトホールの形 成が問題となる。

(2) (1) に関連してコンタクトホールの位置をチャ ネル形成領域近くに形成できな<u>いので、ソー</u>ス/ドレイ ン領域のシート抵抗が問題となる。

【0009】また、上記(1)、(2)に示すような図 6 (A) に示すTFTの問題を解決する構造として、図 6 (B) に示すような構造のTFTが提案されている。 このTFTは、図6(A)のTFTと同様なアルミニウ ムを主成分とするゲイト電極67の周囲に陽極酸化工程 によって、酸化物層68を形成し、この酸化物層68に 密接してソース/ドレイン電極70、71を設けたもの である。しかし、この構造では、ソース/ドレイン電極 70、71とゲイト電極67とが酸化物層68のみを介 して存在することになるので、酸化物層68を介しての 寄生容量が問題となり、動作の不安定さ、信頼性の低下 が発生してしまう。この問題を解決するには、酸化物層 68の厚さを厚くすればよいのであるが、酸化物層68 の厚さは、オフセットゲイトの長さを決めるものである ので、無闇に厚くすることはできない。

[0010]

【発明が解決しようとする課題】本発明は、上記のよう な問題を解決し、ソース/ドレイン領域へのコンタクト ホールをチャネル形成領域に近い位置に正確に形成する こと、さらには信頼性の高いTFTを得ることを課題と する。

[0011]

【課題を解決するための手段】図1を用いて本発明を説 明する。アルミニウムを主成分とするゲイト電極15の 周囲には、第1の絶縁膜であるアルミニウムの酸化物層 16が形成されており、さらにその周囲に概略三角形状 の絶縁物(酸化珪素)22が設けられており、この絶縁 物22によってソース/ドレイン領域17、19と電極 23、24とのコンタクト位置が決定されている。この 概略三角形状の絶縁物は、第2の絶縁物である酸化珪素 膜20を成膜した後、垂直方向に異方性を有するエッチ ング(垂直方向が選択的にエッチングされる)を行うこ とによって、21で示される部分に形成される。

【0012】この概略三角形状の絶縁物22の寸法特に

Q

25で示される寸法は、予め成膜される絶縁物20の厚さと、エッチング条件と、ゲイト電極15の高さ(この場合絶縁層16の厚さも含まれる)とによって決定される。25の値は200nm~2000nm程度が一般的であるが、実施態様に合わせて決めればよい。また、この絶縁物22の形状は、三角形状に限定されるものではなく、酸化物20のステップカバレージや膜厚によってその形状が変化する。例えば、25で示す寸法を短くした場合は、方形状となる。しかし、簡単のため以下明細書中では、22のことを図面に示すように概略三角形状 10の絶縁物ということとする。

【0013】また図1に示すTFTでは、ゲイト電極周 囲に絶縁層16が形成されているが、この絶縁層が形成 されておらず、ゲイト電極に密接して絶縁物22を設け る構成としてもよい。

【作用】ゲイト電極の側面に概略三角形状の絶縁物を自己整合的に設けることで、ソース/ドレイン領域へのコンタクトホールの形成が不要になる。また、この概略三角形状の絶縁物によって、ソース/ドレイン領域へのコンタクト位置をチャネル形成領域に近い所に設けること 20 ができる。

[0014]

【実施例】〔実施例1〕

図1に本実施例のTFTの概略の作製工程を示す。本実施例で作製するのは、Nチャネル型TFTであるが、ソース/ドレイン領域をP型半導体で構成すればPチャネル型TFTとできることはいうまでもない。また、以下の実施例の説明においては、半導体として珪素半導体を用いる例を説明するが、他の半導体を用いることもできる。本実施例のTFTは、液晶表示装置の画素に設けら 30れるTFTや周辺回路に利用されるTFT、さらにはイメージセンサやその他集積回路に利用することができる。

【0015】本実施例においては、基板11としてガラス基板を用いる。まずガラス基板11上に下地膜12として酸化珪素膜を200nmの厚さにスパッタ法によって成膜する。つぎに非晶質珪素膜をプラズマCVD法によって100nmの厚さに成膜する。この非晶質珪素膜の成膜方法や膜厚は実施態様によって決定されるものであり、特に限定されるものではない。また結晶性を有する珪素膜(例えば微結晶珪素膜や多結晶珪素膜)を利用することもできる。

【0016】つぎに、非晶質珪素膜を結晶化させ、結晶性珪素膜13とする。結晶化は、600度、24時間の加熱によって行った。そして、素子間分離のためのパターニングを行い、活性層領域を確定した。活性層領域とは、ソース/ドレイン領域とチャネル形成領域とが形成される島状の半導体領域のことである。

【0017】つぎにゲイト絶縁膜となる酸化珪素膜14 が膜厚(酸化珪素膜の膜厚600nmのこと)の約2倍を100nmの厚さにスパッタ法によって成膜する。こ 50 となるので、エッチングを進めていくと、点線21で示

の酸化珪素膜 14の成膜は、有機シラン(例えばTEOS)と酸素とを用いたプラズマCVD法によるものでもよい。つぎにゲイト電極となるアルミニウム膜を600 ~800 nm、本実施例では600 nmの厚さに成膜する。なお、このアルミニウム膜には珪素を0.1 ~2% 程度含ませた。またゲイト電極としては、珪素を主成分としたもの、珪素と金属とのシリサイド、珪素と金属との積層体を用いることができる。

【0018】つぎに、アルミニウム膜をパターニングして、ゲイト電極15を形成する。さらにこのアルミニウムよりなるゲイト電極15の表面を陽極酸化して、表面に酸化物層16を形成する。この陽極酸化は、酒石酸が $1\sim5$ %含まれたエチレングリコール溶液中で行った。本実施例においては、この酸化物層16の側面での厚さ26が200nmであり、この厚さを利用して後の不純物イオン注入工程において、オフセットゲイト領域を形成する。こうして、図1(A)に示す形状を得る。

【0019】次にN型の導電型を付与するための不純物 P(燐)をイオン注入法により、活性層として形成され た結晶性珪素膜13にドーピングする。この際、ゲイト 電極15とその周囲の酸化物層16がマスクとなり、自 己整合的にソース/ドレイン領域17、19とチャネル 形成領域18とが形成される。この後ドーピングされた Pを活性化するのと結晶化の劣化した珪素膜のアニール を行うために、レーザー光の照射によるアニールを行 う。このアニールは、赤外光の照射によるランプアニー ルによるものでもよい。また公知の加熱によるものでも よい。しかし、赤外線(例えば1.2 μmの赤外線)によ るアニールは、赤外線が珪素半導体に選択的に吸収さ れ、ガラス基板をそれ程加熱せず、しかも一回の照射を 数秒間にすることができるので、ガラス基板の縮みの問 題に対して有利である。なおこの際、Pはチャネル形成 領域の方に多少拡散するので、ソース/ドレイン領域1 7、19とチャネル形成領域18との界面は、酸化物層 16よりもチャネル形成領域18側にシフトした位置に 存在する。

【0020】次に酸化珪素膜20を600nmの厚さにスパッタ法によって成膜する。この酸化珪素膜20の成膜方法としては、スパッタ法の他にTEOSと酸素とを用いたプラズマCVD法によるものでもよい。この酸化珪素膜は、段差が大きいゲイト電極15の上方において、図1(B)に示すような形状となる。これは程度の問題であって、酸化珪素膜20のスッテプカバレージや膜厚によって変化する。

【0021】次に、公知のRIE法による異方性ドライエッチングを行うことによって、この酸化珪素膜20のエッチングを行う。この際、その高さが600nmあるゲイト電極15の側面においては、その高さ方向の厚さが膜厚(酸化珪素膜の膜厚600nmのこと)の約2倍となるので、エッチングを進めていくと、点線21で示

されるような形状で酸化珪素を残すことができる。また この際、ゲイト絶縁膜である酸化珪素膜14をも続けて エッチングしてしまい、ソース/ドレイン領域17、1 9を露呈させる。またこの場合、活性層としてパターニ ングされた結晶性珪素膜13の端部においても段差が存 在するが、その高さは100mm程度であるので、この 部分には酸化珪素膜20はほとんど残存しない。図1に おいては、酸化珪素膜20が図1(B)に示すような形 状に形成されたので、点線21で示すような形状で酸化 珪素が残存するとしたが、仮に酸化珪素膜20がゲイト 10 電極の形状をそのまま反映した形(四角く角張った形状 で盛り上がる)で成膜されたとすると、21の形状は方 形状または矩形状となる。

【0022】こうして図1(C)に示すような、概略三 角形状に形成された酸化珪素22が残存した状態が得ら れる。本実施例においては、この三角形状の酸化珪素2 2の幅25は、300nm程度であるが、その値は酸化 珪素膜20の膜厚とエッチング条件、さらにはゲイト電 極15の高さ(酸化物層16も含めて考える)によって 定めることができる。そしてアルミ電極23、24をソ ース/ドレイン電極として設けることによって、Nチャ ネル型TFTが完成する。(図1 (D))

【0023】この23、24はクロム/アルミニウム多 層膜で構成してもよい。この場合、下地にクロム膜を用 いることで、電極とソース/ドレイン電極との電気的コ ンタクトが良好にとれる構成とすることができる。また、 クロムやチタンとアルミニウムの積層体を利用すること もできる。

【0024】こうして完成したNチャネル型TFTは、 三角形状の酸化珪素22の存在によって、所謂自己整合 30 的にソース/ドレイン領域と電極とのコンタクト部を決 定することができ、しかもその位置をガラス基板11の 縮みに関係無く決めることができる。さらに、極力コン タクト位置をチャネル形成領域に近づけることができる ので、ソース/ドレイン領域のシート抵抗が高くても、 それ程問題がないTFTを得ることができる。また、ソ ース/ドレイン電極を設けるためのゲイト絶縁膜への穴 開け工程が不要となるので、この工程に起因する諸問題 を根本的に解決することができる。

【0025】また本実施例のような構成を採った場合、 ゲイト電極15の側面に陽極酸化工程によって形成され たアルミニウムの酸化物(Al,O,)と酸化珪素(S iO,) 22とが設けられているので、ゲイト電極とソ ース/ドレイン電極との間の寄生容量を減少させること ができる。

【0026】〔実施例2〕

本実施例の作製工程を図2に示す。図2に示す符号にお いて、図1に示す符号と同じものは、実施例1において 説明したものと作製方法は同じである。まずガラス基板 の厚さに成膜する。次に、非晶質珪素膜を100nmの 厚さにプラズマCVD法によって成膜する。そして60 0度、24時間の熱アニールによって非晶質珪素膜を結 晶化させ、結晶性珪素膜13とする。

【0027】次に、アルミニウム膜を600nmの厚さ に成膜し、実施例1と同様な工程を経て、その表面に2 00 nm厚の酸化物層16が形成されたアルミニウムの ゲイト電極15を形成する。そして、ゲイト電極以外の 場所のゲイト絶縁膜14をエッチングによって除去し て、図2(A)のような状態を得る。この後、Pのイオ ン注入を行い、ソース/ドレイン領域17、19とチャ ネル形成領域18とを自己整合的に形成する。なお、こ のイオン注入工程は、ゲイト電極である酸化珪素膜14 を除去する前に行ってもよい。そして、レーザー照射ま たはランプ加熱または加熱によるアニールを行いソース /ドレイン領域17、19を活性化させる。

【0028】次に、酸化珪素膜20を600nmの厚さ にスパッタ法によって成膜し、RIE法によって実施例 1と同様な方法によりエッチングを行い、21で示され る部分に概略三角形状の酸化珪素22を残存させる。そ して、アルミ電極23と24を形成して、Nチャネル型 TFTを完成する。

【0029】本実施例の場合も、実施例1と同様な構造 上の効果を得ることができる。即ち、25で示される概 略三角形状の酸化珪素22の幅を約300nmと狭くす ることができるので、ソース/ドレイン領域17/19 と電極23/24とのコンタクトの容易さを実現すると ともに、ソース/ドレイン領域17/19のシート抵抗 の高さに対するマージンの増加、といった効果を得るこ とができる。勿論25で示される部分の寸法は、酸化珪 素膜20の膜厚、酸化珪素膜20のエッチング条件、ゲ イト電極(酸化物層16も含む)15の高さ、によって 必要とする値に決めることができる。

【0030】〔実施例3〕

40

本実施例は、アクティブマトリックス型の液晶表示装置 において、周辺ドライバー回路用のTFTと画素に設け られるスイッチング素子用のTFTとを同一基板上に同 時に作製する技術に関する。周知のように、アクティブ マトリックス型の液晶表示装置として、各画素に設けら れるスイッチング用のTFTと周辺ドライバー回路部分 に設けられるTFTとが同一基板 (特にガラス基板) 上 に形成される構成が知られている。その概略のシステム 構成を図3(A)に示す。

【0031】図3に示すような構成において、画素部分 において必要とされるTFTと周辺ドライバー回路部分 において必要とされるTFTとでは、必要とされる特性 が異なる。画素部分において必要とされるTFTの特性 は、画素の電荷保持率を高めるために、オフ電流の小さ いものが要求されるが、高移動度や多くのオン電流を流 11上にスパッタ法によって、酸化珪素膜を200nm 50 せる特性は必要とされない。それに対して、周辺ドライ

30

11

パー回路部分に必要とされるTFTは、高移動度と、多くのオン電流を流せる特性が要求される。

【0032】当然画素部分と周辺ドライバー回路部分とでは、設けられるTFTの形状が異なる。画素部分に設けられるTFTは、チャネル長さが $5\sim20\mu$ m例えば 10μ m程度、またその幅がやはり 10μ m程度であるが、周辺ドライバー回路部分に設けられるTFTにおいては、そのチャネル長は画素部分のTFTと同じ 10μ m程度であっても、そのチャネル幅は $50\sim200\mu$ m例えば 150μ m程度であり、極端にチャネル幅の広い 10TFTとなっている。これは、画素における電荷保持を目的とした画素部分におけるTFTに比較して、周辺ドライバー回路部分におけるTFTに比較して、周辺ドライバー回路部分におけるTFTは、大電流を流す必要があるからである。

【0033】図3(B)に周辺ドライバー回路部分に設けられるTFTの上面図を示す。図3(B)において、36がゲイト電極でありその幅は一般に 10μ m(チャネル長さが約 10μ mということを意味する)である。31/33はソース/ドレイン領域であり34/35がソース/ドレインのコンタクト部(この部分にソース/ドレイン電極が形成される)である。また32がゲイト電極36下に設けられているチャネル形成領域である。

【0034】前述の周辺ドライバー回路を構成するTFTに必要とされる特性を満足するためには、チャネル幅37を広くする他に、ソース/ドレイン領域間における抵抗を低減させるために34、35で示されるソース/ドレイン領域のコンタクト部とチャネル形成領域32との距離38を小さくする方法、ソース/ドレイン領域34、35のシート抵抗そのものを低減する方法、が考えられる。しかしながら、前述のようにガラス基板の縮みやマスク合わせの問題、さらにはコンタクト部の形成の問題等により、この38で示される部分の距離は 20μ m程度としているのが現状であり、またソース/ドレイン領域のシート抵抗を低減させることも限度がある。

【0035】そこで、本実施例においては、ソース/ドレインのコンタクト部の形成に際して、

- (1)マスク合わせの問題が無い。
- (2) コンタクトホール形成の際の諸問題がない。
- (3)自己整合的にコンタクト部とチャネル形成領域との 距離を設定することができる。といった有用性を有する 40 本発明を上記周辺ドライバー回路部分のTFTに利用す るものである。また、画素部分には、従来からのTFT を同時に形成するものである。

【0036】本実施例の作製工程の概要を図4に示す。 図4において、左側が画素部分に設けられる従来からの TFTを示し、右側が周辺ドライバー回路用のTFTを 示す。まずガラス基板41上に下地膜として酸化珪素膜 42を100nmの厚さにスパッタ法によって成膜す る。次に非晶質珪素膜(43~48で示される部分を構 成する)をプラズマCVD法で成膜し、600度、48 時間の加熱により結晶化させる。次に素子間分離を行い 各素子領域に活性層を形成する。即ち43~45で示さ れる画素用TFTの活性層と、46~48で示される周 辺ドライバー回路用TFTの活性層が形成される。

【0037】さらに、ゲイト絶縁膜となる酸化珪素膜40を100nmの厚さにスパッタ法で形成し、パターニングを行う。さらにゲイト電極49、50を構成する珪素が1%添加されたアルミニウム膜を600nmの厚さに成膜し、パターニングによりゲイト電極49、50を形成する。さらに陽極酸化工程により、酸化物層51、52を200nmの厚さに形成する。そして、Pをイオン注入することによって、43、45、46、48をN型化し、チャネル形成領域44、47を自己整合的に形成する。こうして、43、45を画素用TFTのソース/ドレイン領域として構成し、46、48を周辺ドライバー回路用のソース/ドレイン領域として構成する。

【0038】この後、レーザー光の照射、あるいは赤外光の照射によるソース/ドレイン領域の活性化工程を行い、さらに酸化珪素膜503を600nmの厚さにスパッタ法あるいはプラズマCVD法によって成膜する。そして、図面左側の画素用TFTの上面をレジスト501で覆い、RIEによるエッチングを行う。この際、左側の画素用TFTのソース/ドレイン領域へのコンタクトを形成するための穴開けも同時に行う。すると図4

(C) に示すように点線53で示される部分の酸化珪素が58として概略三角形状に残存する。この後左側の画素用TFTのソース/ドレイン電極54、55と、図面右側の周辺ドライバー回路用のソース/ドレイン電極56、57とを同時に形成し、それぞれの出力55と56とが連結された回路を完成する。この際、概略三角形状の酸化珪素の残存物58によって、図面右側のTFTのソース/ドレインのコンタクト部は自己整合的に決定される。本実施例の場合、59の距離を300nm程度にすることができるので、ソース/ドレイン領域のシート抵抗が高くても、周辺ドライバー回路用TFTの特製を満足することができる。

【0039】図5に図4右側の周辺ドライバー回路用T FTの上面図を示す。図5に示すのは、特にゲイト電極 の端部付近である。図5のA-A'の断面図が図4

40 (D)の右側に示すTFTの断面図に相当する。図5において図4と対応する符号は図4に示すのと同様である。図5において、52で示すのがゲイト電極50の周囲に形成された酸化物層であり、不純物イオン注入時に自己整合的にオフセットゲイト領域を形成するためのものである。また、58が概略三角形状の絶縁物(酸化珪素)である。そして、502が図4(D)にも示すように、ゲイト電極50下に形成されているチャネル形成領域47とドレインまたはソース領域48の境界部分である。この境界部分は、不純物(例えばPやB)の拡散のために、酸化物層52の内側(チャネル側)に寄った場

所に形成される。

【0040】〔実施例4〕

本実施例は、ガラス基板上にNチャネル型TFT(NTFT)とPチャネル型TFT(PTFT)とを相補型に構成したC/TFT(コンプリメンタリー薄膜トランジスタ)設ける例である。基本的な作製工程は、実施例3の場合と同様であり、特に断らない部分は実施例3の作製工程と同様である。

【0041】以下図4を用いて本実施例のC/TFTの作製工程を説明する。本実施例が実施例3と異なるのは、図4(A)の構成において、・左側がNTFT、右側がPTFTである点。・両方のTFTが、図4(D)の右側に示すような構造を有している点。である。

【0042】実施例3においては、図4(A)に示す工程において、両方のTFTをNTFTとして構成したが、本実施例においては、左側をNTFT、右側をPTFTとするために、それぞれの活性層領域にPとBとを選択的にイオン注入する。このイオン注入は、イオン注入が必要とされない領域をレジストで覆うことによって、選択的に行えばよい。そして図4(B)に示す工程20において、レジスト501を設けずに、酸化珪素膜502をRIE法によりエッチングすることにより、両方のTFTを図4右側に示すようなTFTとして完成させる。

【0043】こうして、ソース/ドレインのコンタクトの位置が自己整合的に定まるNTFTとPTFTとを相補型に形成したC/TFTを得ることができる。

【0044】以上の実施例1~4においては、ゲイト電極としてアルミニウムを用い、その周囲に陽極酸化によって形成した酸化物層を設ける構成を示した。しかしな 30がら、珪素を主成分としたゲイトであっても、また金属を主成分としたゲイト電極であっても、また半導体と金属の積層で構成されるゲイト電極であってもよい。例えばTi電極、Cr電極、Ta電極、またはこれらと珪素との積層やシリサイドの電極、さらにはSi-W、Si-Mo、Si-Alの積層またはシリサイドをゲイト電極として利用することができる。

[0045]

【発明の効果】ゲイト電極に隣接して、自己整合的に絶 40 縁物を設けることで、ソース/ドレイン領域へのコンタクト位置を自動的に決めることができる。しかもソース/ドレイン領域のシート抵抗の高さをあまり問題としなくてもよい構造を得ることがきる。特に、

- (1)マスク合わせの問題が無い。
- (2) コンタクトホール形成の際の諸問題がない。
- (3)自己整合的にコンタクト部とチャネル形成領域との距離を設定することができる。といった有用性を得ることができる。

【図面の簡単な説明】

【図1】 実施例のTFTの作製工程を示す。

【図2】 実施例のTFTの作製工程を示す。

【図3】 アクティブ型液晶表示装置の概要、さらには 周辺ドライバー回路用TFTの概要を示す。

【図4】 実施例のTFTの作製工程を示す。

【図5】 実施例の上面図を示す。

【図6】 従来のTFTの構造を示す。

【符号の説明】

11・・・・ガラス基板

12・・・・下地膜(酸化珪素膜)

13・・・・結晶性珪素膜

14・・・・酸化珪素膜

15・・・・ゲイト電極

16・・・・酸化物層

17・・・・ソース/ドレイン領域

18・・・・チャネル形成領域

19・・・・・ドレイン/ソース領域

20・・・・酸化珪素膜

21・・・・・酸化珪素膜が残存する領域

22・・・・・残存した概略三角形状の酸化珪素

23・・・・電極

24・・・・電極

31・・・・ソース/ドレイン領域

32・・・・チャネル形成領域

33・・・・・ドレイン/ソース領域

34・・・・ソース/ドレイン電極

35・・・・・ドレイン/ソース電極

36・・・・ゲイト電極

40・・・・酸化珪素膜

10 41・・・・ガラス基板

42・・・・下地膜(酸化珪素膜)

43・・・・・ソース/ドレイン領域

44・・・・チャネル形成領域

45・・・・・ドレイン/ソース領域

46・・・・ソース/ドレイン領域

47・・・・チャネル形成領域

48・・・・・ドレイン/ソース領域

49・・・・ゲイト電極

50・・・・ゲイト電極

51・・・・酸化物層

52・・・・酸化物層

53・・・・酸化珪素膜が残存する領域

5 4・・・・電極

55・・・・電極

56・・・・電極

57····電極

501・・・・レジスト

61・・・・ガラス基板

62・・・・・下地膜(酸化珪素膜)

50 63・・・・ソース/ドレイン領域

16

64・・・・チャネル形成領域

65・・・・・ドレイン/ソース領域

6 6 · · · · · · 酸化珪素膜 6 7 · · · · · · ゲイト電極 6 8 · · · · · 酸化物層

 \bigcirc

()

69・・・・層間絶縁物


70····電極 71····電極


72・・・・ゲイト電極67へのコンタクトホール 502・・・・ソースまたはドレイン領域とチャネル形


成領域との境界


[図1]

15














[図2]


















[図6]



フロントページの続き

(56)参考文献 特開 昭62-123772 (JP, A)

特開 平5-129595 (JP, A)

特開 昭63-318779 (JP, A)

特開 昭58-23479 (JP, A)

特開 平5-114724 (JP, A)

特開 平4-360580 (JP, A)

(58)調査した分野(Int.Cl.⁷, DB名)

H01L 29/786

H01L 21/336

G02F 1/1368